「研究進捗」カテゴリーアーカイブ

毎週の研究進捗の報告

研究の進捗状況[1/6~1/9](田中)

これまでの状況 ・DIPスイッチのON/OFFを別のスイッチを押したとき 読み取って表示する回路 ・PSoC間において既存のシリアル通信モジュールを用いて 2線で通信を行う回路 上記の2つは単体では既に完成済み 今後、これらを1つにまとめた回路を作成していく予定。 1/6 進捗無し 1/7 昨年末に1度、まとめた回路を作成していたが上手く 動作しなかったので、デバッグを行った。 単体では動いていたDIPスイッチの読み取り部分が 上手く動作せずにスイッチの状態に関わらず同じ値が出る。 これからその部分の改善を行っていく。 1/8 昨日の不具合の原因が分かったので修正した。 DIPスイッチのポートとシリアル通信のポートが一緒の場所で TX⇔RXの切替をする際にこれがDIPスイッチのピンにも 影響を与えていた。 そのため、以下のようにポートを分けた。 ・DIPスイッチと割り込み用スイッチ ・シリアル通信用 ・LCD表示機用 これにより、2つの回路の境目の処理が上手く動作するようになった。 明日以降で通信のテストを行ってみる。 1/9 芹川先生のゼミで現在の状況を報告した。 来週は学会論文の添削をメインに行っていく予定。

今週の課題(松田)01/06~01/11

  1. ICIAEの論文修正
  2. 卒論の作成
以上の2点が今週の課題です。 01/06 1.修正を行いました。あと6割程度残っています。 2.進捗はありません。 01/07 1.修正を行いました。 2.作業を進めています。 01/08 1.添削のために先生に提出しました。 2.作業を進めています。 01/09 1.進捗はありません。 2.作業を進めています。 01/10 1.進捗はありません。 2.作業を進めています。 01/011 1.進捗はありません。 2.作業を進めています。

今週の課題(岩永)1/5~1/11

[latexpage] 1.汎用性の検証 2.修士論文の作成 以上の2つが今週の課題となります。 1/5 1.進捗なし 2.進捗なし 1/6 1.進捗なし 2.2章の2.1を作成途中です。 1/7 1.進捗なし 2.2章の2.1を作成しました。 1/8 1.Altera社のQuartasをインストールし、検証環境の準備を行いました。 →アカウントが必要らしく、まだインストールできていません。 2.進捗なし 1/9 1.Altera社のQuartasをインストールし、検証環境を整えました。 →来週からAltera社のデバイスで初等関数ハードウェアの汎用性を検証します。 2.進捗なし 1/10 1.進捗なし 2.進捗なし 1/11 1.進捗なし 2.第2章をとばして、先に第3章を書き始めました。

今週の課題(西澤)1/6~1/11

課題 ・VRAMの切り換え →調停部分の完成・実装 ・卒業論文の作成 1/6 ・VRAMの切り換え(Vivado)(FPGAボード:ZYBO) 調停部分を実装できた。 1/7 ・VRAMの切り換え(Vivado)(FPGAボード:ZYBO) 実装したものの、画面には何も表示されていなかった。 原因を考える。 1/8 ・VRAMの切り換え(Vivado)(FPGAボード:ZYBO) BRAMが100%を超えていた。 表示画面を縮小中。 1/9 ・VRAMの切り換え(Vivado)(FPGAボード:ZYBO) 表示画面を縮小できた。 1/10 進捗なし。 1/11 ・VRAMの切り換え(Vivado)(FPGAボード:ZYBO) プログラムの見直し。

一週間の課題(安河内)12/17(水)~12/23(火)

位相自由度によるCGH再生像の解像度向上に関する研究 課題 ①国際学会用論文作製 ②スペックル除去法を参照光を用いたフーリエ変換型ホログラムに適応(卒業論文用データ収集) 12/17(水) ①結果および結論を日本語で作成中 ②共役像の影響の低減方法を考案 12/18(木) ①結果および結論を日本語で作成中 中国留学の報告スライド製作 12/19(金) ①国際学会論文を英語に翻訳 ②干渉タイプの結果をまとめた(リンク参照) 2014.12.17干渉タイプシミュレーション 12/20(土) 進捗なし 12/21(日) 進捗なし 12/22(月) ①国際学会論文英語ver.完成 チェックを受けている 12/23(火祝) 進捗なし