課題
・VRAMの切り換え
→階層構造の設計
・卒業論文の作成
12/1
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
階層設計の構築をすすめた。
テストベンチの作成をはじめた。
12/2
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
階層設計の構築をすすめた。
テストベンチの作成をすすめた。
12/3
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
先輩にご指導いただき、VRAMについて調べた。
テストベンチにて簡易的な動作の確認ができた。
VRAMの切り替えについてはまだ未検証。
12/4
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
進捗なし。
・卒業論文の作成
背景部分を書きすすめた。
12/5
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
先輩にご指導いただき、カウンタについて調べた。
12/6
進捗なし。
12/7
進捗なし。
先週の進捗
今週の課題
進捗状況
12/1
12/2
- サンプリング点数、ガウシャン半径、ダミー領域を何パターンか変化させ、データを取得
12/3
- 昨日の続きを行い、ガウシャン半径部のプログラムに不備があることがわかった。
12/4
- 私事のため、実家に帰省します。(12/8に北九州にもどります)
11/24
進捗はありません。
11/25
モーフィングのプログラムを組んでいます。
11/26
モーフィングのプログラムを組んでいます。
11/27
モーフィングのプログラムを組んでいます。
11/28
うまくいかないので、新たな方向からモーフィングのプログラムを作成しています。
11/29
進捗はありません。
11/30
進捗はありません。
課題
国際学会にむけて論文を提出できるよう準備する。
11/24
体調不良のため進捗なし
11/25
体調不良のため進捗なし
11/26
楊先生と相談したところ、現研究にて不明な点が浮上したため確認作業が必要となった。今後その確認のためのプログラム記述と、12/12までに論文の原理部分の記述を課題とする。
11/27
- フーリエ変換の性質について調べた。
- 確認用のプログラムの作成をし、データの収集を行った。
11/28
以下のデータよりフーリエ変換のシフト則(座標を均等にずらしたパラメータは逆空間にて指数部(位相)のみのずれをもつ)を確認できた。
データ1 : ホログラムを中央配置した際の再生像の位相分布
データ2 : ホログラムを右に配置した際の再生像の位相分布
データ3 : ホログラムを右下に配置した際の再生像の位相分布
なお、以上の再生像の振幅分布はいずれも等しい。
1.国際学会論文提出
2.送信部回路改良
11/25
論文製作
11/26
論文製作
11/27
論文製作
11/28
送信部実験
今週の課題
タッチスイッチを用いた回路の作成
11/25
進捗なし
11/26
回路を作成中
[今後の予定]
PIC→PSoCの移行に伴って機能の拡張および追加を行う。
追加・・・LCD、シリアル通信
その他にもあれば随時追加していく。
11/25
進捗無し
11/26
以前のシリアル通信+充電を1つの線で行うための回路を
考案しているが、現在のところまだ出来ていない。
(充電時にマイコンへと電流が流れ込む恐れがあるが
それを改善できていない)
12/1
前回(11/26)の問題点を解決できそうな回路の考案を行った。
原理上は出来そうなので、明日以降で一度試してみて
オシロスコープで波形の確認や動作チェックなどを行う。
12/2
進捗無し
12/3
回路の動作チェックを行った。
現状の回路ではシリアル信号の波形が直流につぶされる形になり
信号が分からなくなっていた。
そのため、信号線を2本にして、送受信を一定のタイミングもしくは
特定の信号を受け取った場合にのみ切り替えるようにして
通信を行うことにした。
12/4
進捗報告を行ったところ、現在のままでは送信信号の衝突が
起こるとのことで、一つ手前の段階でトライステートバッファの
ような電気的に絶縁できる素子をつけないといけないことが
分かった。
PSoC自体のI/Oポートの種類を変更することが出来るので
これを行うことで解決できると思う。
現在、そのプログラムへ修正を行っている。
12/5
進捗無し
①16*16の画像での動作シミュレーション
②カーネルを使用するプログラムの改良
③canny edgeプログラムのシミュレーション
11/24
①画像のシミュレーション結果の表示まで完了
②進捗なし
③進捗なし
11/25
①完了
②出力画像に乱れがみられるため改善中
③進展なし
授業レポートの作成
課題
・VRAMの切り換え
→階層構造の設計
・卒業論文の作成
11/24
進捗なし。
11/25
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
階層設計の構築をすすめた。
・卒業論文の作成
背景部分を書きはじめた。
11/26
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
階層設計の構築をすすめた。
次回、ふたつのVRAMの配置配線を行う。
・卒業論文の作成
進捗なし。
11/27
・VRAMの切り換え(Vivado)(FPGAボード:ZYBO)
階層設計の構築(配置配線)をすすめた。
・卒業論文の作成
進捗なし。
11/28
進捗なし。
11/29
進捗なし。
11/30
進捗なし。